TMS320VC5402 定點數(shù)字信號處理器 (DSP)（以下簡稱 '5402，除非另有說明）基于先進的改良哈佛架構(gòu)，該架構(gòu)具有一個程序存儲器總線和三個數(shù)據(jù)存儲器總線。該處理器提供具有高度并行性的算術(shù)邏輯單元 (ALU)、專用硬件邏輯、片上存儲器和其他片上外圍設(shè)備。該 DSP 的操作靈活性和速度的基礎(chǔ)是高度專業(yè)化的指令集。

獨立的程序和數(shù)據(jù)空間允許同時訪問程序指令和數(shù)據(jù)，從而提供高度的并行性。可以在一個周期內(nèi)執(zhí)行兩次讀取操作和一次寫入操作。具有并行存儲的指令和特定于應(yīng)用程序的指令可以充分利用這種架構(gòu)。此外，數(shù)據(jù)可以在數(shù)據(jù)和程序空間之間傳輸。這種并行性支持一組強大的算術(shù)、邏輯和位操作操作，可以在單個機器周期內(nèi)執(zhí)行。此外，'5402 包括管理中斷、重復(fù)操作和函數(shù)調(diào)用的控制機制。

• ●具有三個獨立的 16 位數(shù)據(jù)存儲器總線和一個程序存儲器總線的高級多總線架構(gòu)
• ●40 位算術(shù)邏輯單元 (ALU)，包括一個 40 位桶形移位器和兩個獨立的 40 位累加器
• ●17 位 17 位并行乘法器耦合到 40 位專用加法器，用于非流水線單周期乘法/累加 (MAC) 操作
• ●用于 Viterbi 運算符的添加/比較選擇的比較、選擇和存儲單元 (CSSU)
• ●指數(shù)編碼器，用于在單個周期內(nèi)計算 40 位累加器值的指數(shù)值
• ●兩個地址生成器，帶有八個輔助寄存器和兩個輔助寄存器算術(shù)單元 (ARAU)
• ●具有總線保持器功能的數(shù)據(jù)總線
• ●1M × 16 位最大可尋址外部程序空間的擴展尋址模式
• ●4K x 16 位片上 ROM
• ●16K x 16 位雙訪問片上 RAM
• ●程序代碼的單指令重復(fù)和塊重復(fù)操作
• ●用于高效程序和數(shù)據(jù)管理的塊內(nèi)存移動指令
• ●具有 32 位長字操作數(shù)的指令
• ●具有兩個或三個操作數(shù)讀取的指令
• ●具有并行存儲和并行加載的算術(shù)指令
• ●條件存儲指令
• ●從中斷中快速返回
• ●片上外設(shè)
  • 軟件可編程等待狀態(tài)發(fā)生器和可編程組切換
  • 具有內(nèi)部振蕩器或外部時鐘源的片上鎖相環(huán) (PLL) 時鐘發(fā)生器
  • 兩個多通道緩沖串行端口 (McBSP)
  • 增強型 8 位并行主機端口接口 (HPI8)
  • 兩個 16 位定時器
  • 六通道直接內(nèi)存訪問 (DMA) 控制器
• ●具有掉電模式的 IDLE1、IDLE2 和 IDLE3 指令的功耗控制
• ●用于禁用 CLKOUT 的 CLKOUT 關(guān)閉控制
• ●基于片上掃描的仿真邏輯，IEEE Std 1149.1 (JTAG) 邊界掃描邏輯
• ●3.3V 電源（1.8V 內(nèi)核）的 10ns 單周期定點指令執(zhí)行時間 (100MIPS)
• ●提供 144 引腳塑料薄型四方扁平封裝 (LQFP)（PGE 后綴）和 144 引腳球柵陣列 (BGA)（GGU 后綴）